"품질 지표"라는 용어를 소개하겠습니다.

(20)

M의 값은 그림에서 알 수 있다. 그림 12는 p-채널 FET의 일반적인 전송 특성을 보여줍니다.

UC 및 =0에서의 곡선의 기울기는 S max와 같습니다. U z.i = 0 점의 접선이 가로축과 교차할 때까지 계속되면 이 축에서 세그먼트 U ots /M이 절단됩니다. 이것은 (20)에서 쉽게 보여질 수 있습니다:

(21)

따라서 M은 전계 효과 트랜지스터 통과 특성의 비선형성을 측정한 것입니다. 확산법에 의한 전계 효과 트랜지스터의 제조에서 M = 2임을 보여줍니다.

식(21)으로 전류 Ic0의 값을 구합니다.

(19)에 그 값을 대입하면 다음과 같은 결과를 얻습니다.

공식 (1)에서 R i >> R n을 넣으면 공통 소스를 가진 회로의 전압 이득

(23)

이득(23)의 값을 식(22)에 대입하면 다음을 얻습니다.

(24)

관계식 (24)로부터 다음과 같은 결론을 도출할 수 있습니다. 주어진 공급 전압에서 스테이지 이득은 전계 효과 트랜지스터의 차단 전압에 반비례합니다. 따라서 확산법으로 제조된 전계 효과 트랜지스터의 경우 M = 2이고 U ot1 = 1.5V(KP103E), U ots2 = 7V(KP103M), 공급 전압 12.6V 및 U c = 7V에서 이득은 캐스케이드는 각각 7.5와 1.6과 같습니다. 부하 저항 R n을 증가시켜 U s가 1.6V로 감소하면 PT1이 있는 캐스케이드의 이득은 더욱 증가합니다. 이 경우 일정한 공급 전압 E n을 사용하면 낮은 트랜지스터 기울기는 더 높은 상호 컨덕턴스를 갖는 트랜지스터보다 더 큰 전압 이득을 제공할 수 있습니다(더 큰 부하 저항으로 인해).

부하 저항 Rn이 낮은 경우에는 S를 증가시켜 더 큰 이득을 얻기 위해 차단 전압이 높은 전계 효과 트랜지스터를 사용하는 것이 바람직합니다.

차단 전압이 낮은 트랜지스터의 경우 온도에 따른 드레인 전류의 변화는 차단 전압이 높은 트랜지스터보다 훨씬 작으므로 동작점 안정화에 대한 요구 사항이 낮습니다. 드레인 전류의 온도 변화 계수를 0으로 설정하는 게이트 바이어스를 사용하면 차단 전압이 낮은 트랜지스터는 차단 전압이 높은 트랜지스터보다 드레인 전류가 더 높습니다. 또한 두 번째 트랜지스터의 경우 게이트(온도 계수가 0일 때)의 바이어스 전압이 더 높기 때문에 트랜지스터는 특성의 비선형성이 더 큰 영향을 받는 모드에서 작동합니다.

주어진 공급 전압에 대해 낮은 컷오프 FET는 더 큰 동적 범위를 허용합니다. 예를 들어 공급 전압 15V에서 컷오프 전압 0.8V와 5V를 갖고 관계식 (18)에서 계산된 최대 부하 저항을 갖는 두 트랜지스터의 첫 번째 출력에서 ​​진폭의 두 배를 얻을 수 있습니다. 출력 신호 (E p와 U ots의 차이로 정의됨)는 14.2V와 같고 두 번째 신호는 10V에 불과합니다. E p가 감소하면 이득의 차이가 더욱 두드러집니다. 따라서 공급 전압을 5V로 줄이면 첫 번째 트랜지스터의 출력 전압의 두 배 진폭은 4.2V가 되고 두 번째 트랜지스터는 이러한 목적으로 사용하는 것이 거의 불가능합니다.

증폭기의 비선형 왜곡

FET 증폭기에서 발생하는 비선형 왜곡의 양은 바이어스, 작동 전압, 부하 저항, 입력 신호 레벨, 전계 효과 트랜지스터 특성 등 다양한 회로 매개변수에 의해 결정됩니다.

정현파 전압 U 1 sinΩt가 공통 소스를 갖는 증폭기의 입력에 적용되면 게이트-소스 회로의 총 전압의 순간 값을 쓸 수 있습니다.

U z.i \u003d E cm + U 1 sinΩt

여기서 E cm은 게이트에 적용된 외부 바이어스의 전압입니다.

게이트 전압(1)에 대한 드레인 전류의 2차 의존성을 고려하면 i c의 순간 값은 다음과 같습니다.

(24a)

식 (24a)의 괄호를 확장하면 드레인 전류에 대한 자세한 표현을 얻을 수 있습니다.

식 (24b)에서 출력 신호는 상수 성분 및 1차 고조파와 함께 입력 신호 주파수의 2차 고조파를 포함한다는 것을 알 수 있습니다.

THD는 출력 신호의 기본 고조파 RMS 값에 대한 모든 고조파의 RMS 값의 비율로 정의됩니다. 이 정의를 사용하여 식 (24b)에서 (E cm -U ots)를 통해 I c0으로 표현되는 고조파 계수를 찾습니다.

(24v)

식 (24c)는 대략적인 결과만을 제공하는데, 그 이유는 FET의 실제 흐름 특성이 식 (1)에서 설명한 것과 다르기 때문입니다.

비선형 왜곡을 최소화하려면 다음이 필요합니다.

U s.의 값을 유지하고 출력 신호의 최대 차동에서 조건이 충족되도록 충분히 크게 유지하십시오.

U s.i ≥(1.5...3)U ots

항복에 가까운 게이트-드레인 전압에서 작업하지 마십시오.
- 부하 저항은 충분히 커야 합니다.

그림에. 도 16의 c는 전계 효과 트랜지스터가 큰 Rn으로 동작하는 회로를 보여주며, 이는 낮은 왜곡과 높은 이득을 보장한다. 여기서는 제2 전계 효과 트랜지스터(T2)가 부하 저항으로 사용된다. 이 회로는 E 피트 = 9V에서 약 40dB의 전압 이득을 제공합니다.

왜곡을 최소화하는 FET 유형을 선택하는 것은 입력 신호 레벨, 공급 전압 및 필요한 대역폭에 따라 다릅니다. 높은 출력 신호 레벨과 상당한 대역폭을 갖춘 U ot가 큰 FET가 바람직합니다. 낮은 입력 신호 레벨이나 낮은 공급 전압에서는 U ot가 작은 FET가 바람직합니다.

이득 안정화

FET 및 기타 능동 소자의 ULF 이득은 다양한 불안정 요인의 영향을 받아 값이 변경됩니다. 그러한 요인 중 하나는 주변 온도의 변화입니다. 이러한 현상을 해결하기 위해 바이폴라 트랜지스터 기반 회로에서와 동일한 방법이 주로 사용됩니다. 즉, 전류와 전압 모두에 대해 네거티브 피드백을 사용하여 하나 이상의 단계를 포괄하고 온도 종속 요소를 회로에 도입합니다.

p-n 접합이 있는 전계 효과 트랜지스터에서 온도의 작용에 따라 역바이어스된 게이트 전류는 기하급수적으로 변하고, 드레인 전류와 기울기도 변합니다.

게인에 대한 게이트 전류 Ig의 변화 효과는 게이트 회로의 저항기 Rg의 저항을 줄임으로써 약화될 수 있습니다. 바이폴라 트랜지스터를 사용하는 경우와 같이 드레인 전류 변화의 영향을 줄이기 위해 음의 DC 피드백을 사용할 수 있습니다 (그림 13, a).

기울기 S의 변화가 이득에 미치는 영향을 줄이는 몇 가지 방법을 더 자세히 고려해 보겠습니다.

약한 신호 증폭 모드에서는 온도가 상승함에 따라 보상되지 않은 FET 스테이지의 이득이 떨어집니다. 예를 들어, 그림 1의 회로 이득은 다음과 같습니다. 20°C에서 13.5와 동일한 13, a는 +60°C에서 12로 감소합니다. 이러한 감소는 주로 전계 효과 트랜지스터 기울기의 온도 변화로 인해 발생합니다. 드레인 전류 Ic, 게이트-소스 전압 Uc.i, 소스-드레인 전압 Uc.i와 같은 바이어스 매개변수는 기존 DC 피드백으로 인해 약간만 변경됩니다.

쌀. 13. 이득 안정화 기능을 갖춘 증폭기 회로.

a - 보상되지 않은 캐스케이드; b - 보상된 이득 단계; c - OOS로 보상된 증폭 단계; g - 과도기적 특성.

게이트와 소스 사이의 네거티브 피드백 회로에 여러 개의 일반 다이오드를 포함함으로써(그림 13, b) 추가 단계를 도입하지 않고도 증폭기의 이득을 안정화할 수 있습니다. 온도가 증가함에 따라 각 다이오드의 순방향 전압은 감소하고, 이는 차례로 전압 U c.i의 감소로 이어집니다.

결과적인 전압 변화는 기울기 S가 온도 변화의 특정 한계 내에서 상대적으로 안정되는 방식으로 동작점을 이동시키는 것으로 실험적으로 나타났습니다(그림 13, d). 예를 들어, 그림 1의 회로에 따른 증폭기의 이득은 다음과 같습니다. 13, b는 11과 동일하며 실제로 20-60 ° C의 온도 범위 내에서 값을 유지합니다 (K 및 1 % 만 변경).

게이트와 소스 사이에 네거티브 피드백을 도입하면(그림 13, c) 이득이 줄어들지만 안정성은 더 좋아집니다. 그림의 구성에 따른 증폭기 이득. 9와 동일한 13c는 온도가 20°에서 60°로 변할 때 실제로 변하지 않습니다.

작동 지점과 다이오드 수를 신중하게 선택하면 최대 100°C 범위에서 1%의 정확도로 이득을 안정화할 수 있습니다.

증폭기의 주파수 특성에 대한 FET의 입력 커패시턴스의 영향 감소

그림에 표시된 소스 팔로어의 경우 그림 11, a의 등가 회로(그림 11, b)에 따르면 입력 회로의 시정수는 다음과 같이 실제 계산을 위해 충분한 정확도로 결정될 수 있습니다.

τ in \u003d R g [C g + C s.s + C s.i (1 - K 및)], (25)

여기서 Rg 및 Cg는 신호 소스의 매개변수입니다.

식 (25)에서 알 수 있듯이, 입력 회로의 시정수는 커패시턴스 С з.с 및 С з.и에 정비례하고, NFB의 영향으로 인한 커패시턴스 Сз.и는 ( 1-K u) 번.

그러나 기존 소스 팔로워 회로에서 (커패시턴스 C d.i의 영향을 제거하기 위해) 1에 가까운 전압 이득을 얻는 것은 전계 효과 트랜지스터의 낮은 항복 전압과 관련된 어려움을 안고 있습니다. 그래서 전계 효과 트랜지스터 KP102E에서 최대 전류드레인 I c0 \u003d 0.5mA, 최대 기울기 0.7mA / V에서 0.98의 전압 이득을 얻으려면 저항 Rn \u003d 65kOhm을 사용해야합니다. I c0 \u003d 0.5 mA에서 저항 R n의 전압 강하는 약 32.5 V가 되며 공급 전압은 적어도 이 전압보다 U ots 값, 즉 E p \u003d 35 V만큼 커야 합니다.

1에 가까운 이득을 얻기 위해 높은 공급 전압을 사용할 필요를 피하기 위해 실제로는 전계 효과 및 바이폴라 트랜지스터를 기반으로 한 결합 팔로워 회로가 자주 사용됩니다.

그림에. 도 14의 a는 사용된 트랜지스터의 유형과 서보 연결이 있는 소스 팔로워라고 불리는 연결 방식에 따라 결합된 회로를 보여줍니다. 전계 효과 트랜지스터(T1)의 드레인은 바이폴라 트랜지스터(T2)의 베이스에 연결되고, 그 콜렉터로부터 입력 신호와 역위상으로 전계 효과 트랜지스터의 소스 단자에 신호가 공급된다. 저항 R5 및 R6을 선택하면 소스에서 입력 전압과 동일한 신호 전압을 얻을 수 있으므로 커패시턴스 C z.i의 영향을 제거할 수 있습니다.

게이트 바이어스 회로에 설치된 저항 R1은 대형 커패시터 C2를 통해 트랜지스터 T1의 소스에 연결됩니다. 바이어스 회로의 유효 저항은 저항 R1의 저항과 피드백 계수에 의해 결정됩니다.

(35)

여기서 U 및 - 트랜지스터 T1 소스의 신호 진폭입니다.

쌀. 14. 입력 커패시턴스가 감소된 증폭기 회로.

a - 추적 연결이 있는 소스 팔로워; b - 용량이 감소한 C z.s; c - 동적 부하가 있는 소스 팔로워.

바이폴라 트랜지스터 T2의 β 값이 큰 경우 회로 이득은 대략 다음 식으로 추정할 수 있습니다.

(36)

증폭기가 저주파에서 작동하도록 설계된 경우 저항 R6은 커패시터 C3으로 분류될 수 있습니다(그림 14에서 a는 점선으로 표시됨). 이 경우, 주파수 상한은 다음 식에 의해 결정됩니다.

(37)

위에서는 소스 팔로워로부터 1에 가까운 이득을 얻음으로써 증폭기의 주파수 응답에 대한 게이트-소스 커패시턴스 C z.i 의 영향을 줄이는 방법이 고려되었습니다. 커패시턴스 C s의 영향은 변하지 않았습니다.

회로의 입력 회로에서 정적 게이트-드레인 커패시턴스를 줄임으로써 증폭기의 주파수 응답을 더욱 향상시킬 수 있습니다.

게이트와 드레인 사이의 커패시턴스 효과를 줄이려면 위에서 설명한 것과 유사한 방법을 적용하여 커패시턴스 Cd의 효과를 줄일 수 있습니다. 즉, 커패시턴스 양단의 신호 전압을 줄일 수 있습니다. 그림에 표시된 구성표에서. 그림 14, b에서 캐스케이드의 입력 커패시턴스는 회로 부품의 위치와 설치 커패시턴스에 의해 거의 완전히 결정될 정도로 커패시턴스 C s의 효과가 크게 감소합니다.

트랜지스터 T1의 첫 번째 스테이지는 드레인 회로에서 작은 부하를 가지며 소스에서 가져온 신호에 대한 소스 팔로워입니다. 출력 신호는 바이폴라 트랜지스터를 사용하여 공통 컬렉터 스테이지로 공급됩니다.

커패시턴스 C z.s의 영향을 줄이기 위해 출력단(이미터 팔로워)의 신호는 커패시터 C2를 통해 입력 신호와 위상이 같은 트랜지스터 T1의 드레인으로 공급됩니다. 보상효과를 높이기 위해서는 1단의 투과계수를 높이는 조치가 필요하다. 이는 이미터 팔로워의 신호를 바이어스 저항 R3에 적용함으로써 달성됩니다. 결과적으로, 드레인에 인가되는 전압이 커지고 네거티브 피드백이 더욱 효과적이게 됩니다. 또한, 첫 번째 단계의 전송 계수가 증가하면 커패시턴스 C z.i의 영향이 더욱 감소합니다.

게이트 커패시턴스를 줄이기 위해 나열된 방법을 사용하지 않으면 일반적으로 입력 커패시턴스가 매우 중요합니다(KP103 트랜지스터의 경우 20-25pF임). 결과적으로 입력 커패시턴스를 0.4~1pF까지 줄일 수 있습니다.

배수에 대한 후속 피드백으로 덮여 있는 동적 부하(Yu. I. Glushkov 및 V. N. Semenov의 자료에 따름)가 있는 소스 팔로워가 그림에 나와 있습니다. 14, c. 이러한 방식의 도움으로 전계 효과 트랜지스터 μ의 정적 이득이 소스 팔로워의 전달 계수에 미치는 영향을 제거하고 커패시턴스 C z.s를 줄이는 것이 가능합니다. 트랜지스터 T2는 안정적인 전류 생성기 역할을 하여 전계 효과 트랜지스터 T1의 소스 회로에 전류를 설정합니다. 트랜지스터 T3은 전계 효과 트랜지스터의 드레인 회로에 있는 동적 부하이지만 교류입니다. 소스 추종자 매개변수:

경제적인 ULF

개발자는 때때로 저전압 전원으로 작동하는 경제적인 저주파 증폭기를 만드는 작업에 직면합니다. 이러한 증폭기에서는 차단 전압 U ots 및 포화 전류 I c0가 낮은 전계 효과 트랜지스터를 사용할 수 있습니다. 이러한 회로는 튜브 및 바이폴라 트랜지스터 회로에 비해 확실한 이점을 가지고 있습니다.

경제적인 전계 효과 트랜지스터 증폭기의 작동점 선택은 최소 전력 손실을 얻기 위한 조건에 따라 결정됩니다. 이를 위해 바이어스 전압 U c.i는 컷오프 전압과 거의 동일하게 선택되고 드레인 전류는 0이 되는 경향이 있습니다. 이 모드는 트랜지스터의 발열을 최소화하여 게이트 누설 전류를 낮추고 입력 저항을 높입니다. 낮은 드레인 전류에서 필요한 이득은 부하 저항을 증가시켜 달성됩니다.

경제적인 저주파 증폭기에서는 그림 1에 표시된 캐스케이드 회로가 사용됩니다. 10b. 이 회로에서는 소스 회로의 저항에 바이어스 전압이 형성되어 온도 변동 및 매개변수 확산의 영향으로부터 모드를 안정화하는 음의 전류 피드백을 생성합니다.

그림 1에 따라 경제적인 ULF 계단식 계산을 위한 다음 절차를 제안할 수 있습니다. 10b.

1. 최소 전력 손실을 얻기 위한 조건에 따라 차단 전압 U ots 및 포화 전류 I c0가 낮은 전계 효과 트랜지스터를 선택합니다.
2. 전류 Ic(단위 - 수십 마이크로암페어)에 대한 전계 효과 트랜지스터의 작동 지점을 선택합니다.
3. 컷오프 전압에 가까운 바이어스 전압에서 드레인 전류는 대략 다음 식으로 결정될 수 있습니다.

Rc ≒ U ots /R 및 (38)

소스 회로의 저항

R 및 ≒ U ots / I 및 (39)

4. 필요한 이득을 바탕으로 R n을 찾습니다. 증폭 인자부터

(40)

그런 다음 차동 저항 드레인-소스 Ri의 션트 동작을 무시하고 S 대신 (40)에서 드레인 전류에 대한 식을 미분하여 얻은 값을 대체하면 다음을 얻습니다.

(41)

마지막 표현식에서 필요한 부하 저항을 찾습니다.

(42)

여기에서 증폭기 계산이 끝나고 조정 과정에서 저항 Rn 및 R의 값만 지정됩니다.

그림에. 그림 15는 용량성 센서(예: 압전 세라믹 수중청음기)에서 작동하는 경제적인 저주파 증폭기의 실제 다이어그램을 보여줍니다.

두 개의 트랜지스터 T2 및 T3으로 구성된 출력 증폭기의 낮은 바이어스 전류로 인해 전체 프리앰프의 전력 손실은 13μW입니다. 프리앰프는 1.35V의 공급 전압에서 10μA의 전류를 소비합니다.

쌀. 15. 회로도경제적인 앰프.

프리앰프의 입력 임피던스는 저항 R1의 저항에 의해 결정됩니다. 실제로 전계 효과 트랜지스터의 입력 저항은 저항 R1의 저항보다 크기가 크기 때문에 무시할 수 있습니다.

소신호 모드에서 프리앰프의 입력단은 공통 소스 회로와 동일하고 바이어스 회로는 소스 팔로워 회로와 같이 구현됩니다.

이 회로에 사용되는 전계 효과 트랜지스터는 게이트 전압 U c.i = 0에서 작은 컷오프 전압 Uots와 작은 드레인 전류 I c0를 가져야 합니다.

전계효과 트랜지스터(T1)의 채널 전도도는 드레인 전류에 따라 달라지며, 후자가 미미하므로 전도도도 작다. 따라서 공통 소스 회로의 출력 임피던스는 R2의 저항에 의해 결정됩니다. 증폭기의 출력 임피던스 4kOhm에 따르면 전압 이득은 5(14dB)입니다.

동적 부하가 있는 ULF 캐스케이드

전계 효과 트랜지스터를 사용하면 동적 부하가 있는 저주파 증폭기 회로를 쉽게 구현할 수 있습니다. 일정한 부하 저항을 갖는 가변저항기 이득단과 비교하여, 동적 부하를 갖는 증폭기는 더 높은 전압 이득을 갖습니다.

동적 부하를 갖는 증폭기의 개략도가 그림에 나와 있습니다. 16, 에이.

전계 효과 트랜지스터 T1의 드레인 부하의 동적 저항으로 활성 요소가 사용됩니다. 전계 효과 트랜지스터 T2는 내부 저항이 트랜지스터 T1의 드레인 신호 진폭에 따라 달라집니다. 트랜지스터 T1은 공통 소스 회로에 따라 연결되고, T2는 공통 드레인 회로에 따라 연결된다. 직류의 경우 두 트랜지스터가 직렬로 연결됩니다.

쌀. 16. 동적 부하가 있는 증폭기의 개략도.

a - 두 개의 PT에 대해; b - PT 및 바이폴라 트랜지스터; c - 최소한의 부품 수.

입력 신호(U in )는 전계 효과 트랜지스터(T1)의 게이트에 인가되고, 트랜지스터(T2)의 소스로부터 제거된다.

증폭 단계(그림 16, a)는 다단계 증폭기를 구축할 때 모델 역할을 할 수 있습니다. KP103Zh 유형의 전계 효과 트랜지스터를 사용할 때 캐스케이드에는 다음 매개변수가 있습니다.

차단 전압이 낮은 FET를 사용할 경우 차단 전압이 높은 FET를 사용할 때보다 더 높은 전압 이득을 얻을 수 있다는 점에 유의해야 합니다. 이는 차단 전압이 낮은 FET의 내부(동적) 저항이 차단 전압이 높은 FET의 내부(동적) 저항보다 크다는 사실로 설명됩니다.

기존 바이폴라 트랜지스터를 동적 저항으로 사용할 수도 있습니다. 이 경우 전압 이득은 동적 부하에서 전계 효과 트랜지스터를 사용할 때보다 약간 더 높습니다(더 큰 Ri로 인해). 하지만 이 경우 동적 부하가 있는 증폭단을 구축하는 데 필요한 부품 수가 증가합니다. 이러한 캐스케이드의 개략도가 그림 1에 나와 있습니다. 그 매개변수는 그림 16b에 표시된 이전 증폭기의 매개변수와 가깝습니다. 16, 에이.

낮은 공급 전압으로 저잡음 ULF에서 높은 이득을 얻으려면 동적 부하가 있는 증폭기를 사용해야 합니다.

그림에. 도 16c는 부품을 최소로 유지하고 낮은 잡음 레벨에서 최대 40dB의 이득을 제공하는 동적으로 로드된 증폭기 스테이지를 묘사합니다. 이 회로의 전압이득은 다음과 같이 표현될 수 있다.

(43)

여기서 S max1 - 트랜지스터 T1의 기울기; R i1 , R i2 - 각각 트랜지스터 T1 및 T2의 동적 저항.

마이크로화학에 대한 ULF

K2UE841 마이크로회로는 업계에서 최초로 마스터한 선형 마이크로회로 중 하나입니다. 이는 전계 효과 트랜지스터에 조립된 깊은 네거티브 피드백(팔로워)을 갖춘 2단 증폭기입니다. 이 유형의 마이크로 회로는 민감한 광대역 증폭기의 입력 단계, 케이블을 통해 신호를 전송할 때의 원격 단계, 능동 필터 회로 및 높은 입력 및 낮은 출력 임피던스와 안정적인 전송 계수가 필요한 기타 회로에서 널리 사용됩니다.

이러한 증폭기의 회로도는 그림 1에 나와 있습니다. 17a; 마이크로 회로를 켜는 방법 - 그림에서. 17, b, c, d.

출력에서 단락이 발생한 경우 출력 트랜지스터를 과부하로부터 보호하기 위해 저항 R3이 회로에 도입됩니다. 피드백이 약간 감소하면(그림 17에서 Ros는 점선으로 표시됨) 1 이상의 전송 계수를 얻을 수 있습니다.

커패시터 C(그림 17, c에서 점선으로 표시)를 통해 피드백이 게이트 회로에 제공되면 중계기의 입력 임피던스가 크게 증가할 수 있습니다(10-100배). 이 경우 팔로어의 입력 임피던스는 대략 다음과 같습니다.

R in \u003d R s / (1-K and),

여기서 K 및 - 중계기의 전달 계수입니다.

주요 전기, 리피터 매개변수는 다음과 같습니다.

업계에서는 입력에 전계 효과 트랜지스터가 있는 저잡음 저주파 증폭기인 K226 시리즈의 하이브리드 필름 미세 회로 생산을 마스터했습니다. 주요 목적은 내부 저항이 높은 센서의 약한 AC 신호를 증폭하는 것입니다.

쌀. 17. 칩 K24E841.

a - 개략도; b - 12.6V의 단일 전원 전압을 갖는 회로; c - 전압이 + -6.3V인 2개의 전원 공급 장치가 있는 회로. d - 전압이 -6.3V인 하나의 전원 공급 장치가 있는 회로.

마이크로 회로는 전계 효과 및 바이폴라 패키지리스 트랜지스터를 사용하는 하이브리드 필름 기술을 사용하여 유리-세라믹 기판 위에 만들어졌습니다.

저주파 증폭기의 미세 회로는 이득 및 잡음 수준에 따라 그룹으로 구분됩니다(표 1). 모습전체 치수는 그림에 나와 있습니다. 18.

증폭기의 개략도가 그림에 나와 있습니다. 그림 19, a, b 및 20, a, b 및 해당 스위칭 회로가 그림에 나와 있습니다. 21, a, d 그림의 구성표에 따라 미세 회로를 켤 때. 도 21, a 및 c에서, 증폭기의 입력 임피던스는 외부 저항기 Ri의 저항과 동일하다. 입력 저항을 높이려면(최대 30MΩ 이상) 그림 1의 회로를 사용해야 합니다. 21.6, 지.

1 번 테이블

쌀. 18. K2US261-K2US265 초소형 회로의 외관 및 전체 치수.

K2US261 및 K2US262 마이크로 회로의 주요 전기 매개변수:

쌀. 19. 증폭기의 개략도.

a-K2US261; b - K2US262.

쌀. 20. 증폭기의 개략도.

a-K2US263; b - K2US264 (KD910B 유형의 모든 다이오드).

K2US263 및 K2US264 초소형 회로의 주요 전기 매개변수:

쌀. 21. 증폭기 스위칭 회로.

초소형 회로 사용에 대한 권장 사항.입력 회로의 시간 상수가 충분히 큰 저주파 영역에서 0.7V 레벨의 주파수 의존성과 차단 주파수는 네거티브 피드백 필터 C2의 외부 커패시터와 피드백 회로 저항기 Ro.s의 저항에 의해 결정됩니다. 관계에 따라:

K2US261, K2US262 마이크로 회로 입력의 피크 전압은 양극의 경우 1V, 음극의 경우 3V를 초과해서는 안됩니다. K2US263, K.2US264 마이크로 회로의 입력에서 - 양극의 경우 2V 이하, 음극의 경우 1V 이하.

작동 온도 범위 -60 ~ +70°C에서 입력 전류에 대한 누설 저항 R1은 3MΩ을 초과해서는 안 됩니다. 최대 온도가 더 낮은 범위에서 또는 출력 전압 값에 대한 요구 사항이 감소된 경우 스테이지의 입력 저항을 증가시키기 위해 저항 R1의 저항을 증가시킬 수 있습니다.

입력 커플링 커패시터 C1의 누설 전류는 0.06μA를 초과해서는 안 됩니다.

최대 출력 전압을 유지하려면 작동 온도 범위에서 커패시터 C2의 누설 전류가 20μA를 초과해서는 안 됩니다. 이 요구 사항은 470μF 용량의 K52-1A 유형 커패시터로 충족되며, 이 전압에서 누설 전류는 10μA를 초과하지 않습니다.

필드 트랜지스터의 저주파 증폭기의 실제 계획

전계 효과 트랜지스터는 일반적으로 바이폴라 트랜지스터와 함께 증폭기에 사용되지만 저항 용량 결합을 사용하는 다단계 오디오 주파수 증폭기의 능동 장치로도 사용할 수 있습니다. 그림에. 도 22는 RC 증폭기 회로에서 전계 효과 트랜지스터를 사용하는 예를 도시한다. 이 증폭기의 회로는 바다의 소리 신호를 녹음하는 데 사용되었습니다. 증폭기 입력에 대한 신호는 압전세라믹 수중청음기 G에서 가져왔고, 길이 500m의 KVD4x1.5 유형 케이블이 증폭기 부하 역할을 했습니다.

증폭기의 입력단은 잡음 지수가 최소인 KP103Zh 유형의 전계 효과 트랜지스터로 만들어졌습니다. 동일한 목적(소음 감소)을 위해 처음 두 단계에는 D1R8 파라메트릭 안정기를 사용하여 얻은 감소된 전압이 공급됩니다. 이러한 조치 덕분에 4Hz-20kHz 주파수 대역의 입력에 발생하는 노이즈 수준은 1.5-2μV였습니다.

더 높은 주파수에서 증폭기의 주파수 응답을 교정하기 위해 해당 교정 커패시터를 저항 R6 및 R10과 병렬로 연결할 수 있습니다.

증폭기의 높은 출력 임피던스를 낮은 저항 부하(케이블)와 일치시키기 위해 직접 연결된 2단계 증폭기인 트랜지스터 T4, T5의 전압 팔로워가 사용됩니다. 바이어스 저항 R11, R12의 분로 효과를 제거하기 위해 교류 전류에 대한 포지티브 피드백이 체인 R13, C6을 통해 도입됩니다. 이러한 중계기의 계산된 출력 저항 값은 10Ω입니다.

증폭기의 성능과 이득을 테스트하기 위해 대칭형 멀티바이브레이터 회로에 따라 조립된 교정 생성기가 사용됩니다. 교정 발생기는 85Hz 주파수의 직사각형 펄스를 생성하고 교정기가 켜지는 순간 수중 청음기를 통해 증폭기 입력으로 공급되는 D808 유형의 D2-D5 제너 다이오드를 사용하여 진폭이 안정화됩니다. 저항 R16, R17의 전압 분배기를 사용하여 펄스 진폭을 1mV로 설정했습니다.

증폭기 회로의 단순함에도 불구하고 주위 온도가 0~40°C 범위에서 변화할 때 이득은 약간(약 2%) 변화하고 실온 20°C에서의 이득은 150이었습니다.

쌀. 22. 수중 음향 증폭기의 개략도.

전계 효과 트랜지스터의 첫 번째 단계의 출력 임피던스가 너무 낮아져 후속 단계에서 일반 바이폴라 트랜지스터를 사용할 수 있게 되면 추가 증폭을 위해 전계 효과 트랜지스터를 사용하는 것은 경제적이지 않습니다. 이러한 경우에는 필드 및 바이폴라 트랜지스터를 사용하는 증폭기가 사용됩니다.

그림에. 도 23은 전계 효과 트랜지스터의 3단 RC 증폭기의 매개변수에 가까운 매개변수를 갖는 전계 및 바이폴라 트랜지스터의 저주파 증폭기의 개략도를 보여줍니다(그림 22). 따라서 이득이 150이고 20Hz ~ 100kHz에서 0.7 레벨의 주파수 응답을 사용하면 R n \u003d 3kOhm에서 왜곡되지 않은 최대 출력 신호 값은 2V입니다.

전계 효과 트랜지스터 T1 (그림 23)은 공통 소스가있는 회로에 연결되고 바이폴라 트랜지스터는 공통 이미 터가있는 회로에 따라 연결됩니다. 성능을 안정화하기 위해 증폭기는 네거티브 DC 피드백으로 보호됩니다.

그림에. 24는 V. N. Semenov와 V. G. Fedorin이 개발한 직접 연결 방식의 저주파 증폭기 회로를 보여 주며 입력 임피던스가 높은 소스에서 약한 신호를 증폭하도록 설계되었습니다. 증폭기에는 절연 커패시터가 포함되어 있지 않으므로 크기가 작을 수 있습니다.

증폭기 매개변수는 다음과 같습니다.

회로는 100% DC 피드백을 갖춘 DCF입니다. 이로 인해 정권의 드리프트와 안정성이 최소화됩니다. DC 피드백은 저역 통과 필터를 통해 도입되므로 증폭기의 더 낮은 차단 주파수는 이 필터의 매개변수에 의해 결정됩니다.

이득을 안정화하기 위해 약 20dB 깊이의 신호 주파수에서 네거티브 피드백이 사용됩니다. 이득은 피드백의 깊이에 따라 달라집니다.

쌀. 23. 원칙에 입각한 ULF 계획필드 및 바이폴라 트랜지스터.

쌀. 24. 직접 연결된 ULF의 개략도.

피드백을 사용하면 증폭기가 공급 전압의 변화와 트랜지스터 및 R10 및 R11을 제외한 모든 부품의 매개변수 확산에 중요하지 않게 됩니다. 회로의 특징에는 트랜지스터 T3 및 T4가 U b.e. U k.e와 동일한 전압으로 작동한다는 사실이 포함됩니다.

증폭기의 높은 입력 임피던스는 전계 효과 트랜지스터를 사용하여 달성됩니다. 낮은 주파수에서는 저항 R1의 저항에 의해 결정되고, 높은 주파수에서는 회로의 입력 커패시턴스에 의해 결정됩니다.

A.G. 밀레킨

문학:

1. 전계 효과 트랜지스터. 물리학, 기술 및 응용. 당. 영어로부터. 에드. A. 마요로바. M., "소련 라디오", 1971.
2. Sevin L. 전계 효과 트랜지스터. M., "소련 라디오", 1968.
3. Malin VV‚ Sonin MS 전계 효과 트랜지스터의 매개변수 및 특성. M., "에너지", 1967.
4. Shervin V. 전계 효과 트랜지스터 증폭기의 왜곡 원인. - "전자 제품", 1966, No. 25.
5. Downes R. 경제적인 프리앰프. "전자 제품", 1972, No. 5.
6. Holzman N. 연산 증폭기를 통한 방출 제거. "전자 제품", 1971, No. 3.
7. Gozling V. 전계 효과 트랜지스터의 응용. M., "에너지". 1970.
8. 드 콜드. 전계 효과 트랜지스터 이득의 온도 안정화를 위한 다이오드 사용 - "Electronics", 1971, No. 12.
9. Galperin M.V., Zlobin Yu.V., Pavleiko V.A. 트랜지스터 DC 증폭기. M., "에너지", 1972.
10. 기술 카탈로그. “새로운 장치. 전계 효과 트랜지스터. 하이브리드 집적 회로. 에드. 중앙 연구소 "전자", 74.
11. Topchilov N. A. 고저항 입력을 갖춘 하이브리드 선형 마이크로 회로 - Electronic Industry, 1973, No. 9.

명세서
최대 RMS 전력:
RH = 4Ω, W 60에서
RH = 8Ω, W 32에서
작동 주파수 범위. 헤르츠 15...100 000
THD:
f = 1kHz, Рout = 60W, RH = 4Ω, % 0.15에서
f = 1kHz, Рout = 32W, RH = 8Ω, % 0.08에서
이득, dB 25...40
입력 임피던스, kOhm 47

환경

숙련된 실험자가 이 방식에 따라 증폭기를 구축할 때 만족스러운 결과를 얻는 데 어려움을 겪을 가능성은 거의 없습니다. 고려해야 할 주요 문제는 부적절한 요소 설치와 부적절한 취급 또는 회로에 전원이 공급될 때 MOS 트랜지스터의 손상입니다. 문제 해결을 위한 다음 체크리스트는 실험자를 위한 지침으로 제안됩니다.
1. PCB 조립시 수동소자를 먼저 설치하고 전해 콘덴서의 극성이 올바르게 켜져 있는지 확인하십시오. 그런 다음 트랜지스터 VT1 ... VT4를 설치하십시오. 마지막으로 리드를 접지로 단락시키는 동시에 접지된 납땜 인두를 사용하여 정전기를 방지하는 MOSFET을 설치합니다. 요소가 올바르게 설치되었는지 조립된 보드를 확인하십시오. 이를 위해 그림 1에 표시된 요소 배열을 사용하는 것이 유용합니다. 2 확인 프린트 배선판트랙의 납땜 단락이 있는 경우 제거합니다. 멀티미터를 사용하여 납땜 접합부를 육안으로나 전기적으로 점검하고 필요한 경우 다시 실행하십시오.
2. 이제 전원 공급 장치를 증폭기에 적용할 수 있으며 출력단 대기 전류(50~100mA)를 설정할 수 있습니다. 전위차계 R12는 먼저 최소 대기 전류로 설정됩니다(그림 2의 보드 토폴로지 오류에 대해 반시계 방향). 양의 전력 분기는 측정 한계가 1A인 전류계를 켭니다. 저항 R12의 슬라이더를 회전하면 50 ... 100mA의 전류계 판독 값을 얻습니다. 대기 전류 설정은 부하를 연결하지 않고도 수행할 수 있습니다. 그러나 부하 스피커가 회로에 포함된 경우 DC 과부하 퓨즈로 보호해야 합니다. 대기 전류가 설정된 경우 출력 오프셋 전압에 허용되는 값은 100mV 미만이어야 합니다.

R12를 조정할 때 대기 전류의 과도하거나 불규칙한 변화는 회로에서 생성이 발생했거나 요소가 잘못 연결되었음을 나타냅니다. 앞에서 설명한 권장 사항을 따라야 합니다(게이트 회로의 저항기 직렬 연결, 연결 도체 길이 최소화, 공통 접지). 또한, 공급 디커플링 커패시터는 증폭기 출력단과 부하 접지점에 근접하게 설치되어야 합니다. 전력 트랜지스터의 과열을 방지하려면 방열판에 설치된 MOS 트랜지스터를 사용하여 대기 전류 조정을 수행해야 합니다.
3. 대기 전류를 설정한 후 전류계를 제거해야 합니다.
양극 공급 회로에서 증폭기 입력으로
작동 신호. 전체 정격 전력을 얻기 위한 입력 신호 레벨은 다음과 같아야 합니다.
UBX = 150mV(RH = 4Ω, Ki = 100);
UBX= 160mV(RH=8Ω, Ki=100);
UBX = 770mV(RH = 4옴, Ki = 20);
UBX = 800mV(RH = 8Ω, Ki = 20).
정격 전력에서 작동할 때 출력 신호의 피크가 "절단"된다는 것은 공급 전압의 안정성이 좋지 않음을 의미하며 입력 신호의 진폭을 줄이고 증폭기 정격을 낮춤으로써 교정할 수 있습니다.
증폭기의 주파수 응답은 오디오 테스트 키트나 오실레이터 및 오실로스코프를 사용하여 15Hz~100kHz의 주파수 범위에서 테스트할 수 있습니다. 고주파수에서의 출력 신호 왜곡은 부하의 반응 특성을 나타내며 신호 모양을 복원하려면 출력 초크 L1의 인덕턴스 값을 선택해야 합니다. 고주파수에서의 주파수 응답은 R6과 병렬로 연결된 보상 커패시터를 사용하여 균등화될 수 있습니다. 주파수 응답의 저주파 부분은 R7, C2 요소에 의해 수정됩니다.
4. 회로에서 배경(윙윙거림)이 발생할 가능성이 가장 높습니다.
게인이 너무 높게 설정된 경우. 높은 흡입구 픽업
차폐를 사용하여 임피던스를 최소화합니다.
신호 소스에 직접 접지된 케이블. 입력단에 공급되는 저주파 전원 리플
증폭기는 커패시터 C3에 의해 제거될 수 있습니다. 추가의
배경은 차동 캐스케이드에 의해 감쇠됩니다.
트랜지스터 VT1, VT2 프리앰프. 그러나 배경 소스가 공급 전압인 경우 SZ, R5 값을 선택하여 리플의 진폭을 억제할 수 있습니다.
5. 부하 단락이나 고주파 발생으로 인해 출력단 트랜지스터에 장애가 발생하는 경우 두 MOSFET을 모두 교체해야 하며 다른 요소에 장애가 발생할 가능성은 거의 없습니다. 새 장치 구성표를 설치할 때 설정 절차를 반복해야 합니다.

전원 공급 장치 다이어그램

"Radio Amateur" Issue 2의 최고의 디자인

변경된 증폭기 회로:

전계 효과 트랜지스터(FET) 증폭기는 입력 임피던스가 큽니다. 일반적으로 이러한 증폭기는 프리앰프, 측정용 DC 증폭기 및 기타 전자 장비의 첫 번째 단계로 사용됩니다.
첫 번째 단계에서 입력 임피던스가 큰 증폭기를 사용하면 내부 저항이 큰 신호 소스를 입력 임피던스가 작은 후속 더욱 강력한 증폭기 단계와 일치시킬 수 있습니다. 전계 효과 트랜지스터의 증폭 단계는 공통 소스 회로에 따라 가장 자주 수행됩니다.

게이트와 소스 사이의 바이어스 전압이 0이기 때문에 트랜지스터 VT의 나머지 모드는 U GD = 0에서 드레인 게이트 특성의 A 지점 위치를 특징으로 합니다(그림 15,b).
이 경우 진폭이 U mZI인 교류 고조파(즉, 정현파) 전압 U GS가 증폭기의 입력에 공급되면 이 전압의 양의 반주기와 음의 반주기가 다르게 증폭됩니다. 입력 전압 U GS의주기, 드레인 전류 I "mc의 가변 구성 요소의 진폭은 양의 반주기 (I ""mc)보다 더 커질 것입니다. 섹션의 드레인 게이트 특성의 가파른 정도 AB는 AC 섹션의 기울기에 비해 더 큽니다. 결과적으로 드레인 전류의 가변 구성 요소와 부하 U OUT에서 생성된 교류 전압의 모양은 입력 전압의 모양과 다릅니다. 증폭된 신호가 왜곡될 수 있습니다.
증폭하는 동안 신호 왜곡을 줄이려면 드레인 게이트 특성의 일정한 급준성, 즉 이 특성의 선형 부분에서 전계 효과 트랜지스터의 작동을 보장해야 합니다.
이를 위해 저항기 R이 소스 회로에 포함됩니다(그림 16, a).

저항을 통해 흐르는 드레인 전류 I C0는 저항에 전압을 생성합니다.
U Ri = I C0 Ri 는 게이트와 소스 영역 사이에 형성된 EAF를 포함하여 소스와 게이트 사이에 반대 방향으로 적용됩니다. 이로 인해 드레인 전류가 감소하고 이 경우 작동 모드는 A 지점으로 특성화됩니다(그림 16, b).

이득 감소를 방지하기 위해 고용량 커패시터 C가 저항 R과 병렬로 연결되어 저항 R 양단의 교류 전압에 의해 형성된 교류에 대한 음의 피드백을 제거합니다. A" 지점으로 특징지어지는 모드에서, 교류 전압 증폭 동안의 드레인-게이트 특성의 기울기는 입력 전압의 양 및 음 반주기의 증폭과 거의 동일하게 유지되며, 그 결과 왜곡이 발생합니다. 증폭된 신호는 미미할 것입니다.
(섹션 A "B"와 A "C"는 대략 동일합니다).
휴지 모드에서 게이트와 소스 사이의 전압이 U ZIO로 표시되고 FET를 통해 흐르는 드레인 전류가 I C0이면 저항 Ri의 저항 (옴 단위)은 다음 공식으로 계산할 수 있습니다.
Ri \u003d 1000 U ZIO / I C0,
드레인 전류 IC0는 밀리암페어 단위로 대체됩니다.
그림 15에 표시된 증폭 회로는 제어 p-n 접합과 p형 채널을 갖춘 FET를 사용합니다. 유사한 트랜지스터를 FET로 사용하지만 n형 채널을 사용하는 경우 회로는 동일하게 유지되고 전원 공급 장치 연결의 극성만 변경됩니다.
유도 채널 또는 내장 채널이 있는 MOS 전계 효과 트랜지스터로 만들어진 증폭기는 훨씬 더 큰 입력 저항을 갖습니다. 직류에서 이러한 증폭기의 입력 임피던스는 100MΩ을 초과할 수 있습니다. 게이트와 드레인 전압은 동일한 극성을 가지므로 게이트 회로에 필요한 바이어스 전압을 제공하기 위해 그림과 같이 트랜지스터 입력에 연결된 전압 분배기에 전원 전압 GC를 연결하여 사용할 수 있습니다. .17.

공통 드레인 증폭기

공통 드레인 FET 증폭기 회로는 공통 컬렉터 증폭기 회로와 유사합니다. 그림 18a는 제어 p-n 접합과 p형 채널이 있는 FET에 공통 드레인이 있는 증폭기의 다이어그램을 보여줍니다.

저항 Ri는 소스 회로에 연결되고 드레인은 전원 공급 장치의 음극에 직접 연결됩니다. 따라서 입력 전압에 따라 달라지는 드레인 전류는 저항 Ri에서만 전압 강하를 생성합니다. 캐스케이드의 동작은 입력 전압이 정현파 형태를 갖는 경우에 대해 그림 18b에 표시된 그래프로 설명됩니다. 초기 상태에서 드레인 전류 IC0는 트랜지스터를 통해 흐르며 저항 R에 전압 U I0 (U OUT0)을 생성합니다. 입력 전압의 양의 반주기 동안 게이트와 소스 사이의 역방향 바이어스가 증가하여 드레인 전류와 저항기 R 양단의 전압 절대값이 감소합니다. 반대로 입력 전압의 음의 반주기에서는 게이트 바이어스 전압이 감소하고 드레인 전류와 저항 R 양단의 전압 절대값이 증가합니다. 결과적으로 저항 Ri, 즉 FET 소스 (그림 18, b)에서 가져온 출력 전압은 입력 전압과 동일한 모양을 갖습니다.
이와 관련하여 공통 드레인이 있는 증폭기를 소스 팔로어(소스 전압은 모양과 값에서 입력 전압을 반복함)라고 합니다.

오래되었지만 황금빛

증폭기 회로는 이미 개발 과정에서 나선형을 이루었고 이제 우리는 "진공관 르네상스"를 목격하고 있습니다. 우리가 그토록 완고하게 강요당했던 변증법의 법칙에 따라 다음은 '트랜지스터 르네상스'가 와야 할 것입니다. 램프는 그 아름다움에도 불구하고 이미 매우 불편하기 때문에 이것에 대한 사실은 불가피합니다. 집에서도. 하지만 트랜지스터 증폭기에는 단점이 쌓여 있었습니다.
"트랜지스터" 소리의 이유는 70년대 중반에 깊은 피드백으로 설명되었습니다. 동시에 두 가지 문제가 발생합니다. 첫 번째는 피드백 루프의 신호 지연으로 인해 발생하는 증폭기 자체의 과도 상호 변조 왜곡(TIM)입니다. 이를 처리할 수 있는 유일한 방법은 피드백 없이 원래 증폭기의 속도와 증폭을 높이는 것인데, 이는 회로를 심각하게 복잡하게 만드는 것입니다. 결과는 예측하기 어렵습니다. 그것이 될 것인지 아닌지입니다.
두 번째 문제는 딥 피드백이 증폭기의 출력 임피던스를 크게 감소시킨다는 것입니다. 그리고 대부분의 스피커의 경우 이는 다이내믹 헤드에서 바로 상호 변조 왜곡이 발생하는 문제로 가득 차 있습니다. 그 이유는 코일이 자기 시스템의 틈새에서 움직일 때 인덕턴스가 크게 변하므로 헤드 임피던스도 변하기 때문입니다. 앰프의 출력 임피던스가 낮으면 코일을 통과하는 전류에 추가 변화가 발생하여 앰프 왜곡으로 오해되는 불쾌한 배음이 발생합니다. 이는 또한 스피커와 앰프를 임의로 선택할 때 한 세트는 "소리가 나고" 다른 세트는 "소리가 나지 않는다"는 역설적인 사실을 설명할 수도 있습니다.

진공관 소리의 비밀 =
고출력 증폭기 임피던스
+ 얕은 피드백 .
그러나 트랜지스터 증폭기를 사용하여 유사한 결과를 얻을 수 있습니다. 아래의 모든 회로는 틀에 얽매이지 않고 지금은 잊혀진 "비대칭" 및 "잘못된" 회로라는 한 가지로 통합되어 있습니다. 그러나 그것이 알려진 것만 큼 나쁜가요? 예를 들어, 변압기가 포함된 위상 인버터는 진정한 Hi-End입니다! (그림 1) 분할 부하가 있는 위상 인버터(그림 2)는 램프 회로에서 빌려온 것입니다.
그림 1

그림 2

그림 3

이러한 계획은 이제 당연히 잊혀졌습니다. 그러나 헛된 것입니다. 이를 바탕으로 현대적인 요소 기반을 사용하여 매우 간단한 앰프를 만들 수 있습니다. 고품질소리. 어쨌든 내가 우연히 수집하고 들었던 것은 부드럽고 "맛있는"소리가 괜찮았습니다. 모든 회로의 피드백 깊이는 작고 로컬 OOS가 있으며 출력 임피던스가 중요합니다. 직류에 대한 일반적인 OOS도 없습니다.

그러나 위의 구성표는 클래스에서 작동합니다. 비, 그래서 "전환" 왜곡이 있습니다. 이를 제거하려면 "순수한" 클래스에서 출력 단계를 작업해야 합니다. ㅏ. 그리고 그러한 계획도 나타났습니다. 이 계획의 저자는 J.L. Linsley Hood입니다. 국내 출처에서 처음 언급된 것은 70년대 후반으로 거슬러 올라갑니다.


그림 4

클래스 증폭기의 주요 단점 ㅏ, 적용 범위를 제한합니다 - 큰 대기 전류. 그러나 스위칭 왜곡을 제거하는 또 다른 방법은 게르마늄 트랜지스터를 사용하는 것입니다. 그들의 장점은 모드의 작은 왜곡입니다. 비. (언젠가 나는 게르마늄에 관한 이야기를 쓸 것입니다.)또 다른 질문은 현재 이러한 트랜지스터를 찾는 것이 쉽지 않고 선택이 제한되어 있다는 것입니다. 다음 설계를 반복할 때 게르마늄 트랜지스터의 내열성이 낮으므로 출력단의 라디에이터를 절약할 필요가 없다는 점을 기억해야 합니다.

그림 5

이 다이어그램에는 게르마늄 트랜지스터와 필드 트랜지스터의 흥미로운 공생이 있습니다. 적당한 특성에도 불구하고 음질은 매우 좋습니다. 25년 전의 인상을 되살리기 위해 모형에 구조를 조립하고 현대 부품 명칭에 맞게 약간 현대화하는 데 너무 게으르지 않았습니다. MP37 트랜지스터는 실리콘 KT315로 교체할 수 있습니다. 설정할 때 저항 R1의 저항을 선택해야 하기 때문입니다. 8Ω 부하로 작업할 때 전력은 약 3.5W로 증가하고 커패시터 C3의 커패시턴스는 1000μF로 증가해야 합니다. 그리고 4옴의 부하로 작업하려면 출력단 트랜지스터의 최대 전력 손실을 초과하지 않도록 공급 전압을 15V로 줄여야 합니다. 일반 DC CNF가 없기 때문에 열안정성은 가정용으로만 충분합니다.

• 구성표 1,2,3,5는 Radio 잡지에 게재되었습니다.
• 컬렉션에서 빌린 계획 4
  V.A. Vasiliev "외국 아마추어 무선 디자인" M. 라디오 및 통신, 1982, p.14 ... 16
• 구성표 6과 7은 컬렉션에서 차용한 것입니다.
  J. Bozdeh "테이프 레코더용 추가 장치 설계"(체코에서 번역됨) M. Energoizdat 1981, pp. 148,175
• 상호 변조 왜곡 발생 메커니즘에 대한 자세한 내용: UMZCH의 출력 임피던스가 낮아야 합니까?

전계 효과 트랜지스터의 UMZCH

전력 증폭기에 전계 효과 트랜지스터를 사용하면 회로가 전반적으로 단순화되어 음질이 크게 향상될 수 있습니다. 전계 효과 트랜지스터의 전달 특성은 선형 또는 2차에 가깝기 때문에 출력 신호 스펙트럼에 사실상 균일한 고조파가 없으며, 더 높은 고조파의 진폭도 급격하게 감소합니다(진공관 증폭기에서와 같이). 이를 통해 전계 효과 트랜지스터 증폭기에서 얕은 네거티브 피드백을 사용하거나 완전히 포기할 수 있습니다. "홈" Hi-Fi의 확장을 정복한 후 전계 효과 트랜지스터가 자동차 오디오를 공격하기 시작했습니다. 게시된 계획은 원래 가정용 시스템을 위한 것이었지만 어쩌면 누군가가 그 안에 구현된 아이디어를 감히 자동차에 적용할 수도 있습니다.


그림 1
이 계획은 이미 고전적인 것으로 간주됩니다. AB 모드에서 작동하는 출력 스테이지는 MIS 트랜지스터로 만들어지고 예비 스테이지는 바이폴라 트랜지스터로 만들어집니다. 앰프는 상당히 높은 성능을 제공하지만 음질을 더욱 향상시키려면 바이폴라 트랜지스터를 회로에서 완전히 제외해야 합니다(다음 그림).


그림 2
음질 개선을 위한 모든 준비가 소진된 후에는 "순수한" 클래스 A의 단일 사이클 출력 단계만 남습니다. 이 회로와 이전 회로 모두에서 더 높은 전압 소스의 예비 단계에서 소비되는 전류 최소한입니다.


그림 3
변압기가 있는 출력단은 램프 회로와 완전히 유사합니다. 간식입니다 ... 통합 전류 소스 CR039는 출력단의 작동 모드를 설정합니다.


그림 4
그러나 광대역 출력 변압기는 제조하기가 다소 복잡한 어셈블리입니다. 회사는 드레인 회로의 전류원인 우아한 솔루션을 제안했습니다.